前言：
当芯片从平面绘画转向立体雕塑，半导体的制造哲学便发生了根本位移。
光刻机长期占据产业话语中心，但在3D NAND突破三百层、HBM迈向十六层堆叠、GAA结构全面落地的今天，真正的产能瓶颈正在下沉。
沉积与刻蚀设备以远超光刻机的紧缺程度，成为晶圆厂扩产路上最难逾越的关卡。
光刻负责「画图」，沉积刻蚀负责「造楼」
芯片3D化带来的变化在于制造难度不再只集中在「横向分辨率」，当晶体管从FinFET走向GAA环绕栅，当存储器从平面NAND走向3D NAND，当AI芯片从单颗大芯片走向Chiplet、HBM、混合键合和系统级封装，工艺的主战场被拉进了垂直方向。
光刻把图形投到晶圆上，沉积负责把材料一层层铺出来，刻蚀负责把结构一层层挖出来。二维世界里，线宽最显眼；3D 世界里，深度、侧壁、界面和选择比开始决定成败。
SEMI的数据已经显示出这种迁移，2025年全球半导体制造设备销售额达到1351亿美元，同比增长15%，其中晶圆加工设备销售额增长12%，后道测试设备同比增长55%，组装与封装设备增长21%。
设备投资的热度并没有停在前道，SEMI在2026年6月发布的300mm晶圆厂展望中预计，全球300mm存储设备投资将在2026年首次突破500亿美元，达到520亿美元；其中DRAM设备支出预计增长29%至370亿美元，3D NAND设备支出预计增长28%至140亿美元。
SEMI特别提到，先进DRAM、HBM和更高层数3D NAND的迁移正在抬高工艺复杂度，导致有效产能增长受到制程切换约束。
这种垂直扩容的逻辑与平面制程截然不同：每一次层数跃升，光刻步骤并未同比例增加，反而因一次光刻可定义多层结构而相对减少，但刻蚀与沉积的工序却呈指数级膨胀。
数据显示，当3D NAND从32层推进至128层，刻蚀设备在产线中的价值占比从34.9%飙升至48.4%，薄膜沉积设备的资本开支占比也从二维时代的18%跃升至26&。
层数每增加100层，刻蚀次数激增三成，单台设备的加工时间因待刻蚀膜厚增加而翻倍，直接导致单位产能所需的机台数量远超线性预期。
光刻定义了横向的精度边界，而刻蚀与沉积则决定了纵向的生存空间。
高深宽比刻蚀的技术悬崖
在3D 结构中，刻蚀工艺面临的是物理极限的正面挑战，当前先进产线的沟道通孔刻蚀已普遍达到90:1的深宽比，部分头部厂商的验证线甚至向100:1乃至140:1推进。
这种超高深宽比加工依赖Bosch循环刻蚀工艺，每一次循环都在侧壁钝化与底部刻蚀之间寻找平衡，而随着深宽比提升，等离子体在纳米级深孔中的传输效率急剧衰减，侧壁均匀性与底部轮廓控制成为不可调和的矛盾。
泛林集团的Aqara导体刻蚀系统凭借在最小尺寸与高纵横比下的轮廓控制能力，过去一年装机量实现翻番；中微公司已有逾三百台超高深宽比刻蚀反应器在客户端稳定量产，下一代90:1低温刻蚀设备进入验证阶段，其ICP产品线更在3D DRAM应用中实现了140:1的刻蚀结果。
这些突破背后是设备商对射频电源、气体动力学、腔室设计的系统性重构，与光刻机相对标准化的交付模式不同，高深宽比刻蚀设备需要针对特定层数、材料堆叠和结构形态进行深度工艺定制，从机台进厂到稳定量产往往需要6至12个月的调试周期，这种强耦合性使得设备供给弹性极低。
ALD原子层沉积的产能陷阱
如果说刻蚀是在垂直方向上开凿隧道，那么薄膜沉积就是在原子尺度上砌筑墙体。
随着3D 结构日益复杂，传统化学气相沉积的台阶覆盖能力已逼近极限，原子层沉积技术从可选工艺变为必选方案。
2024年全球ALD设备市场规模达27.47亿美元，预计2031年将增至42.26亿美元，CAGR为7.4%。
在GAA晶体管环绕栅极、3D NAND电荷捕获层、HBM硅通孔阻挡层等关键工艺中，ALD凭借单原子层级别的厚度控制和高深宽比结构的优异覆盖性，成为不可替代的技术路径。
然而，ALD的工艺特性决定了其天然存在产能瓶颈：逐层自限制反应的机制使得沉积速率远低于传统CVD，单台设备的晶圆产出效率显著偏低。
在3D NAND产线中，ALD设备需求已达每万片月产能十五台，约为二维时代的三倍。当层数向500层迈进，每一层新增都意味着ALD循环次数的叠加，晶圆厂要维持同样的位元产出，必须购置更多机台来弥补单台效率的不足。
这种以量补速的扩张模式，直接推高了沉积设备的资本密度。
光刻机的「伪紧缺」与刻蚀沉积的「真瓶颈」
市场惯于将ASML高达388亿欧元的积压订单视为行业紧缺的风向标，其中EUV订单占255亿欧元，但光刻机的供给逻辑与刻蚀沉积存在本质差异。
ASML在EUV领域一家独大，2025年全年交付60余台EUV系统，且High-NA EUV在二代节点之前的渗透速度尚未爆发，客户对光刻机的需求更多表现为昂贵且稀缺的财务约束。
相比之下，刻蚀与薄膜沉积设备由泛林集团、应用材料、东京电子三巨头合计垄断超过九成市场份额，这种寡头格局下的产能扩张远非订单驱动那么简单。
高深宽比刻蚀与ALD设备的核心零部件高精度射频匹配器、特种陶瓷腔室、超高纯气体输送系统，涉及复杂的供应链协同，设备商的产能爬坡周期以年为单位。
更关键的是，存储厂商的2025年资本开支增幅超过两成，但刻蚀与沉积设备的需求增幅普遍在四成以上，这种剪刀差使得设备交付周期从正常的6个月拉长至12到18个月。
光刻机的紧缺是产能规划的问题，刻蚀沉积的紧缺则是物理定律与供应链刚性叠加的结构性困局。
GAA、HBM、先进封装同步推高需求
先进逻辑、HBM和先进封装都在把芯片制造从二维平面推向垂直集成，GAA晶体管把沟道从鳍式结构推进到纳米片或纳米线结构，栅极需要环绕沟道，源漏外延、内侧间隔层、选择性刻蚀、低阻金属填充等步骤明显增多。
到了背面供电、埋入式电源轨和CFET等更激进方向，刻蚀深度、介质填充、金属连线和界面缺陷控制会进一步抬高工艺门槛。
HBM通过多层DRAM堆叠和硅通孔实现高带宽连接，它把原本属于封装环节的难度，拉进了近似前道制造的精度体系。
TSV需要深孔刻蚀、绝缘层沉积、阻挡层和种子层沉积、电镀填充、CMP平坦化；微凸点、RDL、混合键合又会带来清洗、表面活化、薄膜均匀性和颗粒控制压力。
Chiplet让单颗大芯片拆成多个功能芯片，但拆开之后还要重新连接。连接密度越高，互连间距越小，封装越接近晶圆制造。
混合键合把铜-铜直接连接推到更细间距，要求晶圆或芯片表面具备极高平坦度、低颗粒、低氧化和高对准精度，这个过程天然依赖沉积、刻蚀、清洗、CMP和量测的组合能力。
结尾：
后摩尔时代的竞争转向全工艺链条的系统能力较量，沉积与刻蚀的紧缺，只是芯片3D化浪潮卷起的第一朵浪花。
随着垂直堆叠继续向更高维度延伸，围绕立体制造的工艺设备之争，将成为决定产业格局的核心主线。
