前言：
DRAM正走到一个关键分岔口，未来已经不再是简单地“继续缩线宽”，开始转向两个更底层的方向。
作者 | 方文三
图片来源 | 网络
DRAM 的真正难点，是缩小之后还能不能稳定
DRAM的价值长期来自三个特征：便宜、够快、够密。
它要比SRAM便宜，比NAND快，还要有足够高的容量。这个定位决定了DRAM不能像逻辑芯片那样不计成本地导入先进工艺，也不能像NAND那样主要依靠堆叠层数拉高密度。
它必须在性能、成本、良率和可靠性之间保持微妙平衡，这也是DRAM演进难度越来越高的根源。
在逻辑芯片中，FinFET之后走向GAAFET，是为了增强栅极对沟道的控制能力。栅极包围沟道越充分，晶体管越容易在小尺寸下抑制漏电，维持开关性能。DRAM面临类似压力，只是约束更苛刻。
访问晶体管不仅要开关快，还要漏电低；不仅要尺寸小，还要能适应存储阵列、电容、位线、字线和外围电路高度耦合的制造体系。
DRAM的难点已经从“能不能继续缩”变成了“缩完之后还能不能稳”。GAAFET和4F²正是在这个背景下成为下一代DRAM路线中的两个核心关键词。
GAAFET：让晶体管重新获得控制力
GAAFET，全称Gate-All-Around FET，可以理解为“栅极从四周包围沟道”。相比传统平面晶体管或 FinFET，它对沟道的控制更充分，在更小尺寸下更有利于降低漏电和改善短沟道效应。
放到DRAM中，GAAFET的价值可以概括为一句话：当访问晶体管被迫继续变小，它需要更强的栅控能力，才能守住数据保持时间和低功耗边界。
这并非把逻辑芯片技术简单搬进DRAM。DRAM 有自己的工艺秩序：存储阵列、电容、外围电路、热预算、材料兼容性、良率窗口，每一项都很敏感。先进晶体管结构进入DRAM，真正考验的不只是器件指标，更是它能否被整合进大规模、低成本、高良率的制造体系。
GAAFET对DRAM的意义主要体现在三点：
①它可以增强访问晶体管的栅控能力。更强的沟道控制有助于降低关态电流，改善retention，减少刷新压力。刷新看似是后台动作，但在大容量、高带宽、AI服务器场景中，刷新带来的功耗和性能开销会被不断放大。
②它天然适合垂直结构。沟道竖起来以后，栅极可以环绕沟道，既节省平面面积，又改善器件电特性。这一点与未来4F²、垂直沟道晶体管以及 3D DRAM 的方向高度契合。
③它可能推动材料体系重构。IGZO、InGaZnO 等氧化物半导体受到关注，核心原因是关态电流低，并且可在较低温度下沉积。这为降低刷新功耗、改善数据保持时间，以及未来把外围电路放到存储阵列下方打开了空间。
所以，GAAFET并不只是换一种晶体管形态。它更像是在给DRAM寻找一个新的器件底座：既能继续缩小，又能降低漏电，还能适配垂直化和三维集成。
4F²：把一个bit占用的面积压到更极致
GAAFET解决的是“晶体管能不能继续稳住”的问题，4F²解决的是“一个bit到底还能占多小面积”的问题。
这里的F指最小特征尺寸，4F²可以理解为一个存储单元占据2F×2F的面积。当前主流DRAM单元多为6F²，也就是3F×2F。看上去只是几何面积的压缩，实际牵动的是DRAM最核心的成本曲线。
DRAM是典型的单位bit成本产业，同样的晶圆面积里放进更多单元，理论上就能摊薄成本。
6F²向4F²迁移，是产业试图延续密度提升和成本下降的旧逻辑。
但4F²很难通过传统平面结构实现，平面访问晶体管、电容、位线、字线之间需要足够空间，继续压缩会带来干扰、寄生电容、漏电和对准问题。
因此，4F²的现实路径往往指向垂直沟道晶体管，也就是VCT。
4F²的核心是把原本横向展开的结构立起来，晶体管从“躺着”变成“站着”，位线、沟道、字线和电容在垂直方向重新组织。只有这样，单元面积才有机会被压缩到2F×2F。
这也解释了为什么4F² 与 GAAFET在深层并不冲突。4F²需要垂直沟道，垂直沟道天然适合环绕栅；GAAFET需要更强的沟道控制，而垂直结构给它提供了天然舞台。
两条路线看似分叉，最终很可能在三维化方向上汇合。
三星与SK海力士：路线不同，终点相近
从产业竞争看，三星和SK海力士的选择颇有代表性。
三星更倾向于多线并行，一方面，它在逻辑芯片GAAFET上积累了经验，试图把这种技术能力迁移到DRAM领域。
另一方面，三星也在推进4F²与垂直沟道结构，并通过晶圆键合、外围电路下置等方式重构 DRAM版图。
三星的策略有明显优势：技术储备更全面，路线选择更灵活。GAAFET可以作为更长远的器件探索，4F²则承担中期密度提升任务。问题在于，多线并行也意味着资源分散。
尤其是在先进晶体管本身良率仍需持续优化的情况下，再叠加DRAM单元集成、垂直结构、键合和材料变化，工程复杂度会迅速上升。
SK海力士的思路则更集中，重点押注4F²垂直路线。这与其近几年在 HBM 领域的领先地位有关。HBM对单颗DRAM裸晶的密度、功耗和良率要求极高。
4F²带来的面积压缩，放到HBM场景中，意味着同等封装尺寸内可以获得更高容量，或者在相同容量下改善成本和功耗。
更关键的是，4F²不只服务普通DRAM，也可能成为HBM后续迭代的重要基础。AI服务器对HBM的需求持续拉高，GPU平台对带宽和容量的要求也在不断提升。
谁能率先把下一代DRAM cell做到稳定量产，谁就有机会在HBM供应链中占据更强位置。GAAFET与4F²的竞争是下一轮HBM和AI内存供应格局的争夺。
真正的未来，不是二选一
GAAFET是器件层面的未来，4F²是单元架构层面的未来。前者解决晶体管控制力，后者解决密度和成本；前者回答“怎么开关”，后者回答“怎么排布”。
在下一代DRAM中，两者很可能会交织在一起。
4F²需要垂直沟道，垂直沟道适合环绕栅；GAAFET 需要新的沟道材料和更强的工艺控制，氧化物半导体又可能为低漏电和低温集成提供空间。
外围电路下置、晶圆键合、3D堆叠，则进一步把DRAM从二维版图推向三维结构。
所以，DRAM的未来关键词不只是 GAAFET，也不只是4F²，而是“结构微缩”。
平面微缩追求的是把线画得更细，结构微缩追求的是把空间用得更聪明。前者依赖光刻极限，后者依赖架构重排、材料升级和工艺协同。
这会给产业链带来深远影响，设备公司将面对高深宽比刻蚀、低温沉积、晶圆键合、可靠性检测等新机会。
材料公司会围绕氧化物半导体、high-k材料、金属栅和低温薄膜展开竞争。
存储厂商则需要在成本、良率、资本开支和客户认证之间重新做战略取舍。
结尾：
GAAFET与4F²之所以重要，是因为它们共同指向一个事实：DRAM的传统增长方式正在进入深水区。
GAAFET让晶体管在更小尺寸下继续可控，4F²让单元面积进一步压缩，3D DRAM则把存储从平面带向纵深。
三者连在一起，构成DRAM下一轮技术跃迁的主轴。
一旦路线跑通，DRAM的成本结构、密度曲线、供应格局，以及AI时代的内存瓶颈，都会被重新改写。
过去，DRAM的故事写在制程节点里；接下来，它会写在垂直沟道、环绕栅、4F²单元、晶圆键合和三维堆叠里。
部分资料参考：印科技：《下一代DRAM技术路径“二选一”》，中国电子网：《三星与SK海力士第七代DRAM标准之争白热化》，Longbridge：《次世代DRAM架构战开打！三星拟导入 GAAFET、SK海力士走垂直堆叠》，快科技：《4F架构全球首产！三星突破DRAM物理极限》
